第二章 微处理器与总线

无用章节，了解即可。

微型计算机系统主要由以下部分组成：

其中，微型计算机由以下四个部分组成：

1. 微处理器(通常含片内总线)
2. 总线
3. 存储器
4. I/O电路
   其基本结构可以表示为：
   
   其可以根据集成度分为：

• 单片机：将微处理器、总线、存储器和I/O电路集成到一个芯片上
• 单板机：将微处理器、总线、存储器和I/O电路集成到一个电路板
• 多板机：将微处理器、总线、存储器和I/O电路集成到多个电路板上

随堂练习：
51单片机是( )
A、中央处理器
B、微处理器
C、微型计算机
D、微机系统

微处理器通常包含：

1. 算数逻辑单元(ALU)
2. 寄存器阵列(RA)
3. 控制单元(CU)
   则微处理器的基本结构可以表示为：
   
   上图中从上到下从左到右依次为：

则微处理器执行一条指令的简要流程为：

1. 取指令
2. 指令译码
3. 取操作数(可选)
4. 执行指令
5. 存放操作结果(可选)

则执行一条指令必定发生的过程有：

1. 取指令
2. 指令译码
3. 执行指令
   (取指、译码、执行)

存储器的读写主要通过控制：

• 地址寄存器
• 数据寄存器
• 读/写控制信号
  进行控制，如下图所示：
  
  上图中的地址译码器的功能是根据给定的地址，选出唯一一个有效的内存单元，通常存储器自带此功能。

8086系列微处理器：

• 8086系列微处理器是Intel的16位微处理器
• 其拥有16位数据线和20位地址线
• 端口和内存独立编址，使用两套指令
• 其指令队列缓冲器有6个字节
  8088也是16位微处理器，基本特性与8086相似，不同特性有：
• 其拥有8位数据线
• 其指令队列缓冲器只有4个字节

8086内部结构示意图如下：

8086可以被分为执行单元(EU)和总线接口单元(BIU)两部分，
总线接口单元BIU功能：

1. 形成20位物理地址，由上图右上角部分负责。
2. 从内存取指令并送到指令队列，由上图右下角部分负责。
3. 负责操作数的存取
   执行单元EU功能：
4. 从指令队列取指令、译码和执行
5. 提供算术逻辑单元(ALU)
6. 向总线接口单元BIU提供执行结果和16位段内偏移地址
   当处理到转移指令后，指令队列缓冲器会被清空。

8086 CPU的优点有：

1. 8086 CPU被分为执行单元(EU)和总线接口单元(BIU)两部分。
2. 而执行单元和总线接口单元可以并行运行，提高了CPU效率，降低了对存储器的速度要求，相当于二级流水线。

随堂练习：

1. 微型计算机中，CPU重复的操作是 、 和 。
   答案：

   取指令、指令译码、执行指令
2. 8086 CPU从功能上可分为两部分，负贵执行程序的是 ，负责取指令和操作数的是 。后者通过指令队列缓冲器给前者准备指令，指令队列缓冲器的工作原则为 。
   答案：

   执行单元(EU)、总线接口单元(BIU)、先入先出(FIFO)

8086/8088的CPU内部有14个16位寄存器(不算I/O等)，其可以被分为如下三组：

1. 通用寄存器(8个，实际上是4个16位的，可被拆成8个8位的，这8个8位可以单独使用)
2. 段寄存器(4个)
3. 控制寄存器(2个)
   其结构图如下：
   
   各寄存器的功能及含义：

注：

1. 通用数据寄存器的"通常"意为该寄存器的隐含使用，某些指令必须使用特定的寄存器来进行操作，例如有符号乘法指令 imul 默认会将乘积存放在寄存器 AX 中

程序状态字寄存器及状态字标志含义：

状态标志位(CPU自动设置)：

控制标志位(用户手动设置)：

随堂练习：

1. 8086/8088 CPU中，哪些寄存器既可以做8位寄存器，也可以做16位寄存器使用?

   答案：

   16位数据寄存器AX、BX、CX、DX可以各自被分为高八位和低八位AH、AL；BH、BL...等

2. 说明8086/8088 CPU中，标志寄存器中的OF是什么标志位？功能是什么？标志寄存器中的CF又是什么？功能是什么？

   答案：

   1.OF是溢出标志位，CPU在运算时一律按照有符号溢出原则进行判定，其不管真实运算是否有符号。当按照有符号运算原则判定溢出后(例如两个"正数"相加结果为"负数"则触发)置1，否则置0。
   2.CF标志位是借位标志位，CPU在运算时一律按照无符号溢出原则进行判定(即借位或进位时触发)，其不管真实运算是否为无符号运算。当发生进位或借位后置1，否则置0。
   

3. 两个符号数相加后，若 CF=1 ，能说明结果是否溢出？请举例说明？

   答案：

   1.不能。
   2.CF是辅助标志位，当加法或减法运算触发进位或借位后，CPU会将该为置 1 。
   3.由于负数补码的存在，一个负数和一个正数相加为正数时也会触发该位。
   4.例如8位运算 -118 + 120 ：
   

         10001010
       + 01111000
       = 00000010
   
   

4. 例题2.1：
   

   答案：

   CF=0、PF=0、AF=0、ZF=0、SF=0、OF=0。

5. 例题2.2：
   

   答案：

   CF=1、PF=1、AF=0、ZF=0、SF=1、OF=0(按照有符号原则并未溢出)。

6. 例题2.3：
   

   答案：

   CF=0、PF=1、AF=1、ZF=0、SF=1、OF=1(按照有符号溢出原则，两正数相加为负数，溢出)。

7. 已知AX=987CH，BX=7880H，执行指令 ADD AX，BX 后。AX、CF、OF的值为？

   答案：

   AX = 987CH = 1001 1000 0111 1100 = -26500
   BX = 7880H = 0111 1000 1000 0000 = 30848
   AX = AX+BX = 0001 0000 1111 1100 = 4348
   故：
   AX = 10FCH
   CF = 1
   OF = 0
   

8. 已知AL=9CH，BL=68旦，执行指令 SUB AL, BL 后，AL、CF、OF、SF、ZF的值为？

   答案：

   AL = 9CH = 1001 1100 = -100
   BL = 68H = 0110 1000 = 104
   AL = 0011 0100 = 52
   故：
   AL = 34H
   CF = 0
   OF = 1
   SF = 0
   ZF = 0
   

8086/8088的总线引脚：
8086的总线引脚为AD0到AD15，8088的总线引脚为AD0到AD7。
其地址总线和数据总线分时复用，故需要在电路上增设地址锁存器。

与8086/8088CPU配套的地址锁存器型号为8282/8283芯片(其中8283为反向输出芯片)，配套的总线控制器为8288芯片，其连接拓扑图如下：

8282、8286芯片均为8位芯片，若使用8086CPU，其需要配备两组芯片才可覆盖16位。

8282三态输出锁存器的引脚图如下：

其 DI 引脚为输入引脚， DO 引脚为输出引脚。
其可以实现三态输出：
1. 高电平状态
2. 低电平状态
3. 高阻状态
其中， 引脚为输出输出使能引脚， 为高电平时为高阻态， 引脚为低电平时为数据输出态(高或低电平)。
STB 引脚应当与CPU的 ALE 引脚相连，在CPU在总线时钟的T1内 ALE 会从高电平变为低电平，触发锁存。

8286三态输出数据收发器，该芯片可选装配，用于放大CPU的输出信号功率。
其引脚及其内部结构图如下：

其中：
1. 16号引脚 为数据允许信号引脚，数据传输时无论是读或写均为低电平。
2. 4号引脚 为数据发送、接收段，用于控制数据读或写。

注：

1. 上述两个芯片的引脚上带上划线的引脚表示低电平有效。

随堂联系：

1. 什么是分时复用？结合ALE引脚状态，简要说明8086CPU的AD0到AD15引脚是如何分时复用的。
   答案：

   1.分时复用是指一个硬件(如总线、接口、引脚等)通过将不同的时间片划分为不同的功能来实现的同一个硬件完成多个功能的方法4。
   2.8086的数据总线和地址总线均依靠AD0到AD15引脚，故需要通过地址锁存器来分时复用完成地址传送和数据传送功能。
   3.8086引脚的ALE引脚连接到地址锁存器，在总线时钟的T1内，CPU通过AD0到AD15完成地址的指定并使ALE引脚从高电平变为低电平完成地址锁存器对地址的锁存，从而使得AD0到AD15引脚在后面的时间片可以作为数据引脚使用。

1. 控制总线包含 、 、... 、 。

基本规定：

1. 8086/8088 CPU的字长为16位，且以8位(1 Byte)为编址。
2. 8086/8088 CPU的内存存放规则为小端模式(LSB)，一个变量的高地址数据存放在高地址单元，低地址数据存放在低地址单元。

基本概念：
存储单元内容：一个存储单元中存放的信息称为该存储单元的内容。
规则存放：若一个字以偶地址为开始存放，则该存放方法为规则存放。
非规则存放：若一个字以奇地址为开始存放，则该存放方法为规则存放。

对于规则存放的一个字，取其数据只需要一个指令周期；而取非规则存放的一个字则需要两个指令周期，如下图所示：

内存分段技术最早就是由8086 CPU引入，由于其算术逻辑单元等寄存器均为16位的寄存器，但其想要达到20位的寻址空间(1MB)，因此其将20位的内存寻址空间划分为了64个逻辑段，并使用了 CS 、 SS 、 DS 、 ES 四个段寄存器来进行指定给程序使用，这四个段寄存器通常由操作系统设置。
各段寄存器及其含义如下表所示：

注意：

1. 逻辑地址的表示格式被规定为 段地址:偏移地址 ，因此要取的指令地址通常表示为 CS:IP ，堆栈顶单元地址通常表示为 SS:SP 。
2. 段和段之间可以是连续的、分开的、部分重叠或完全重叠的，由用户做冲突管理。
3. 段内地址转换为物理地址的计算方法为：物理地址段地址段内地址段地址段内地址
4. 8086是LSB，内存按照Byte编址，因此在取16位数据时注意高位在高地址，例如指令 MOV AX 2000H 及其对应的内存结构如下表所示，则该指令运行完毕后 AX=0x3412 。

5. 如上一章节所述，对于规则存放的一个字，取其数据只需要一个指令周期；而取非规则存放的一个字则需要两个指令周期。
6. 通常来说，各段安排顺序也是按照 CS DS ES SS 的顺序安排的。

随堂测试：

1. 从存储器的 02000H 开始分配段区且连续分配，代码段占用8KB，数据段占用2KB，堆栈段占用256B，求代码段寄存器、数据段寄存器和堆栈段寄存器的值。
   答案：

   按照各段安排顺序，其内存安排依次如下：
   1.代码段：02000H ~ 03FFFH
   2.数据段：04000H ~ 047FFH
   3.堆栈段：04800H ~ 048FFH
   因此：
   1.CS=0200H
   2.DS=0400H
   3.SS=0480H
   不要忘了再把段初始地址右移四位!!!
2. 8086/8088系统中把内存分成若干逻辑段，有数据段， ，堆栈段， 等四种形式，每个逻辑段最长为64K字节，8066/8088管理最大实际内存空间大小为 M Byte
   答案：

   代码段、附加段、1
3. 8086/8088 CPU经加电复位后，执行第一条指令物理地址计算机经加电复位后，执行第一条指令的物理地址是 。
   答案：

   FFFF0H
4. 计算机经过加电复位后，执行的第一条指令一般是 指令，假如CS=1200H，IP=A000H，CPU将跳到物理地址 处执行程序。
   答案：

   JUMP，1C000H